学习用触发器构成二进制异步减法计数器的设计方法。

用下降沿JK触发器74LS112N构成三位二进制减法计数器。在字信号编辑区以16进制形式依次存入0、2、3、3、2、2、3、3、2、2、3、3、2、2、3、3、2、2、3、3、2、2、3、3、2、2、3、3、2、2、3、3、2、2共34字组。在逻辑分析仪中观察计数时钟脉冲、异步清零信号和3个状态输出端的波形，从而掌握用触发器构成二进制异步减法计数器的设计方法。

  4.下降沿触发异步3位2进制减法计数器.rar